연구실 목록

정진균 교수 연구실

VLSI Communication Lab

전북대학교 · 전기전자공학과

정보 출처아직 확인되지 않음

이 연구실, 재학생에게 물어보세요

궁금한 점을 진로·진학 게시판에 남겨보세요. 학교를 인증한 재학생·대학원생이 블라인드 신원으로 답할 수 있어요.

교수 소개

정진균 교수

교수 홈페이지·논문

소개

VLSI통신 연구실은 통신신호처리와 VLSI 회로설계를 연구합니다. 통신 신호처리 알고리즘을 VLSI 하드웨어로 구현하는 연구를 수행합니다.

연구 키워드

통신신호처리/VLSI회로설계

같은 학과의 다른 연구실

이 학과 연구실 전체 보기