연구실 목록

강석형 교수 연구실

Seokhyung Kang

포항공과대학교 · 전자전기공학과

정보 출처아직 확인되지 않음

이 연구실, 재학생에게 물어보세요

궁금한 점을 진로·진학 게시판에 남겨보세요. 학교를 인증한 재학생·대학원생이 블라인드 신원으로 답할 수 있어요.

교수 소개

강석형 교수

교수 홈페이지·논문

소개

CAD 및 SoC 설계 연구실(CSDL)은 시스템온칩(SoC) 설계와 전자설계자동화(EDA/CAD) 기술을 연구한다. 대규모 집적회로의 설계 자동화, 물리 설계, 검증 방법론을 다루어 고성능·저전력 반도체 칩의 효율적 설계를 목표로 한다.

연구 키워드

집적회로 설계 자동화 (VLSI CAD) 시스템온칩 설계 (SoC design)

대표 논문

Fusing the Attention Training Dataflow with Local Safe Softmax and Model-Independent TilingISLPED · 2026
Timing- and Power-Aware Differentiable Repair of Minimum Implant Area ViolationsISLPED · 2026
Physics-Guided Geometric Diffusion for Macro Placement GenerationIJCAI · 2026

같은 학과의 다른 연구실

이 학과 연구실 전체 보기